东芝与西数正在研发128层堆叠3D TLC，写入速度翻倍？

今年64层叠加的3DTLC闪存已经是SSD市场的绝对主流，96层叠加闪存的SSD也开始上市，厂家们已经向更高层的128层叠加进军，年初的2019闪存峰会上SK海力士和国内的长江存储已经公布了他们的开发计划，现在东芝和西数的128层叠加闪存优艾设计网_Photoshop百科计划也泄露了。

BlocksampFiles获得东芝和西数的128层叠3DNAND的一部分资料，被命名为BiCS5，96层叠3DNAND被称为BiCS4，128层叠闪存被用于CuA设计，逻辑电路层在芯片底部，数据层叠在上面，与非CuA技术相比目前公布的128层叠加3DNAND采用TLC设计，存储密度接近96层叠加的3D屏QLC，存储密度比自家的96层叠加3DTLC提高了29.8%，采用QLC设计，存储密度更高。

BiCS5的闪存单die采用4次Planes设计，与2Planes设计相比，写入速度从66MB/s提高到132MB/s，SSD认为SLCCache用光后TLC的原始写入速度并不难看，但具体写入速度的表现必须看主控制的算法，如果使用全盘SLCCCCache的方案，Cache用光后也看不见。

预计东芝与西数会在2020年末开始投产128层堆叠的BiCS-5闪存，而产能应该在2021年才会提上去，届时才能看到对应的SSD产品。